0 引言
其次，在短路工况下，SiC MOSFET 较弱的界面质量会带来栅极氧化层可靠性问题，对 SiC MOSFET 的稳定工作产生负面影响。随着制造商工艺的改进，该问题得到了有效缓解，但是短路发生时，器件结温迅速升高到 125℃以上，FowlerNordheim 沟道电流进入电介质导致栅极氧化层出现明显退化；由于 SiC MOSFET 需要更高的正向栅极偏压，栅电场的增高会进一步加剧短路时栅极氧化层退化问题。
上述研究表明，SiC MOSFET 短路保护难度大，短路时 SiC MOSFET 芯片更易受损。为了解决这一问题，国内外学者在 SiC MOSFET 短路保护方面做了很多工作，主要涵盖 SiC MOSFET 短路测试方法、失效模式与失效机理、短路检测方法以及关断策略等。因此，本文旨在全面介绍 SiC MOSFET 短路保护技术，加深对短路故障的理解，为科研与技术人员在高频、高效率电力电子场合更好地使用 SiC MOSFET 器件提供借鉴。
图 6a 为二极管式退饱和检测电路。在 SiC MOSFET 导通时，当 A 点电压 VA 上升超过阈值 Vth1时，比较器翻转发出故障信号关断器件。在 SiC MOSFET 关断时，晶体管 VT1 导通将 A 点电压下拉至低电平，检测电路被屏蔽。该检测电路工作原理如图 6b 所示，PWM 为高时，SiC MOSFET 开始导通，在完全导通前，由于 SiC MOSFET 漏极电压值较高，二极管（VDS1, …）反向截止，VCC 通过 Rblk对 Cblk 充电，A 点电压升高。在 SiC MOSFET 完全导通之前，需要预留足够的盲区时间 Tbl 防止检测电路误触发。当 SiC MOSFET 发生短路退出“饱和”状态时，VA 将上升超过阈值 Vth1 导致比较器翻转。
<section style="margin: 0px 0px 0.75em; padding: 0px; outline: 0px; max-width: 100%; box-sizing: border-box; font-family: -apple-system, BlinkMacSystemFont, " helvetica="" neue",="" "pingfang="" sc",="" "hiragino="" sans="" gb",="" "microsoft="" yahei="" ui",="" yahei",="" arial,="" sans-serif;="" letter-spacing:="" 0.544px;="" text-align:="" justify;="" font-size:="" 16px;="" overflow-wrap:="" break-word="" !important;"="">
在 SiC MOSFET 完全开通后，A 点电压 VA 的大小可以表示为
可以看出，A 点电位由 SiC MOSFET 导通压降以及二极管的压降决定。然而，在中大功率 SiCMOSFET 应用中，SiC MOSFET 导通压降较高，然而较高的母线电压就需要多个二极管串联来提高反向击穿耐压，这就导致 A 点电位升高很可能触及阈值 Vth1，进而引检测电路误触发。此外，SiC MOSFET开通瞬间漏-源极电压振荡也增加了检测电路误触发的风险。
此外，业内公认 IGBT 具有约 10μs 的短路承受时间，但对于 SiC MOSFET 的短路承受时间，各大功率半导体器件厂商都没有形成共识。英飞凌对外宣称其 Cool SiC MOSFET 具有 3μs 的短路承受时间，基本半导体的 SiC MOSFET 短路承受时间则为 6μs，CREE 和 Rohm 公司的 SiC MOSFET 短路承受时间约为 2μs。然而，商用 SiC MOSFET驱动器检测盲区几乎都在μs 级别，例如，CREE 公司的 PT62SCMD17 检测盲区时间为 1μs，虽然该数值在器件厂商所提供的短路承受时间之内，但相比于 SiC MOSFET 的短路承受时间，μs 级别的检测盲区使得退饱和检测的响应速度显的杯水车薪。研究表明，SiC MOSFET 即使承受 1μs 以内的短路应力，其电学特性也会发生退化，承受的短路时间越长、短路次数越多，SiC MOSFET 的电参数退化现象越明显。因此，当 SiC MOSFET 发生短路时，应该在第一时间进行短路保护动作，检测盲区的存在不仅会造成 SiC MOSFET 短路时的电参数退化进而影响开关性能，还会大大增加 SiC MOSFET短路失效的风险。
SiC MOSFET 模块功率源极和辅助源极之间存在寄生电感，电流的变化会在寄生电感上感应出一个电压值。由于短路时 SiC MOSFET 电流变化率 dID/dt 较大，因此可以通过检测感应电压值来检测短路故障，最典型的方法就是 dI/dt 检测，如图7a 所示。图 7b 为 dI/dt 检测技术的工作原理，在正常开通过程中，快速上升的电流在 LSS 上感应出一个负向电压 VSS，该电压值与电流变化率成正比。当发生短路故障时，ID 迅速上升，负向 VSS 触发保护阈值 Vth3，短路器件被关断。dI/dt 检测时间短、易于集成在驱动芯片中，但对寄生电感引起的噪声特别敏感。此外，由于 SiC MOSFET 开通时较高的dID/dt 会感应出较大的负向 VSS，也可能触发阈值Vth3 导致保护电路误触发。
鉴于此，华中科技大学 Wang Zhiqiang 等提出了基于电流评估的短路检测电路，将寄生电感上感应的电压利用 RC 积分电路得到对应电流值来实现短路检测，电流评估短路保护如图 8 所示，SiC MOSFET 漏极电流 ID 与输出电压 VO 的关系为
可以看出，输出电压 VO 随着 ID 的增大而增加，当 VO 达到阈值 Vth 时触发比较器。将 SiC MOSFET寄生电感上的感应电压转换成电流进行短路保护，可以有效地避免开通电流上升斜率过大引起的误触发问题，但也存在一定缺陷。图 8b 中，t1 时刻，SiC MOSFET 正常开通，−VO 随 ID 增大而呈比例上升，RC 积分器可以正常“记录”电流上升。但 t2 时刻后，ID 增大上升至负载电流水平，dID/dt 趋近于零，Cf 通过 LSS 和 Rf 放电，−VO 逐渐减小。到 t3 时刻，VO 趋近于零。当 t4 时刻出现短路故障时，短路电流将在负载电流的基础上快速上升，但−VO 却是从零上升，由于 HSF 和 FUL 使用的是同一阈值，因此FUL 电流峰值将远大于 HSF。
为此，美国弗吉尼亚理工大学 Wang Jun 团队提出了两级 RC 型短路保护电路对 HSF 和 FUL 进行单独检测，改进的电流评估短路保护电路如图 9 所示。通过加入电感 Lo 来减缓 FUL 时 Co 放电现象。
电感 Lo 越大、Co 放电越慢，但当 FUL 发生时刻大于一定值时，Co 电位下降至零。此外，较大的电感值也会减缓 Co 充电过程，导致 FUL 保护响应时间变慢。为此，河北工业大学 Xin Zhen 等则进一步对上述方案进行了改进，如图 9b 所示[47]。利用二极管 VDblo 的单向导电性来防止电容 Cs 放电，很好地解决了 FUL 发生时刻的不确定性所导致的 Cs 放电现象，但是电阻 Rblo 过大会同样导致 HSF 和 FUL保护响应时间变慢。
本文转载自微信公众号半导体在线，不做商业用途，仅作新闻参考。
